利用热环路元器件滤除降压变换器设计中的高频干扰

Ralf Ohmberger

下载PDF

每月为您发送最具参考价值的行业文章

我们会保障您的隐私

简介

现代降压变换器的效率越来越高，但在数百 MHz 的频率范围内，也可能产生更强的高频干扰。新型 IC 设计和合理的 PCB 布局已经能够有效抑制这类干扰；如果在此基础上加入高频铁氧体磁珠，将更进一步地滤除高频干扰。

本文将通过汽车电子专家进行的实际示波器测量，展示铁氧体磁珠的滤波效果。在 PCB 上布置铁氧体磁珠可滤除大部分的高频干扰，避免干扰通过线束向外辐射。这将帮助设计师优化 EMC 滤波器设计和 PCB 布局，从而满足 CISPR 25 Class 5 标准。

采用对称 VIN 引脚布局的汽车级降压变换器

对称 VIN 引脚布局通过对热环路 MLCC（C1、C2、C3 和 C4）的对称布置来满足 CISPR 25 Class 5 标准的更高要求。来自V_EMI滤波器的电流沿相同方向对称分流后进入 IC，可以使两条 VIN 走线之间产生的磁场相互抵消。这样既可降低向周围环境辐射的总磁场，也有利于热环路元器件的合理布置（见图 1）。

Figure 1: Reduced Magnetic Field Due to Vector Compensation

图 1：通过矢量补偿降低磁场

MPQ4324-AEC1 是MPS的系列同步降压开关变换器。其开关频率可配置（350kHz 至 2.5MHz），采用对称 VIN 引脚布局，同时集成了内部上管和下管功率 MOSFET（分别为 HS-FET 和 LS-FET）。该系列器件采用峰值电流模式控制，可提供 0.5A 至 3A 的连续输出电流(I_OUT)，以及高达 4A的高效率峰值I_OUT。MPQ4324-AEC1 提供三种封装版本，每种封装均设有两个 VIN 热环路引脚和两个 PGND 热环路引脚，以有效降低 EMI。

MPS其他采用对称 VIN 引脚布局的汽车降压变换器还包括MPQ4334-AEC1, MPQ4326B-AEC1, MPQ4371-AEC1, and MPQ4385-AEC1，覆盖 0.5A 至 25A 的宽电流范围。这些器件还通过优化 MOSFET 控制，使开关节点信号具有更低的振铃。

MPQ4324-AEC1的开关节点和热环路测量

图 2 所示为一块 4 层 PCB，通过同轴电缆连接 1GHz 带宽的电源轨探头来测量瞬态电压波形。开关节点和热环路中的高频电压波形决定了降压变换器的 EMC 特性。直接在元器件上测量小幅度的高频电压时，建议使用电源轨探头；屏蔽同轴连接可最大限度降低耦合干扰；采用 0402 元器件也可进一步减小电路板尺寸。

Figure 2: MPQ4324-AEC1 PCB with a Power Rail Probe Connector on a Hot-Loop MLCC

图2：配备电源轨探头连接器（位于热环路 MLCC 处）的MPQ4324-AEC1 PCB

开关电感、热环路和铁氧体磁珠等元器件布局

图3展示了开关电感 (L1)、四个热环路（C1、C2、C3 和 C4）、低通铁氧体磁珠（L3 和 L4）以及低通多层陶瓷电容（C15 和 C16）的布局。这种对称布局有助于系统满足 CISPR 25 Class 5 等严格的汽车 EMC 规范。四个热环路具有较高的 di/dt，因此必须尽可能减小其中的寄生电感，以降低振铃幅度（见图 4、图 5 和图 6）。

Figure 3: Component Placement for the SW Node and Hot Loops

图3：SW节点和热环路的元器件布局

表 1 列出了开关频率(f_SW)为 2.2MHz 的设计中，SW 节点和热环路所采用的元器件。

表 1：2.2MHzf_SW设计中的元器件选型

参考标号	参数值	建议
L1	1.8µH, R_DC = 12.6mΩ, I_RMS = 7.2A, 4mmx4mmx2.5mm	选择外形尽可能扁平的电感，以尽量降低其作为垂直辐射天线时的高度。使用封装顶部带有内部屏蔽绕组方向标记的电感，该标记必须朝向开关节点。在 SW 电感周围布置输出电压(V_OUT)MLCC,，以提供额外屏蔽。
C2, C4, C15, C16	100nF, 50V, 0402	在制造工艺允许的范围内，将 C2 和 C4 尽可能靠近 IC 封装放置。将V_EMI滤波器输出直接连接到 C15 和 C16 的正极端。在所选 SMT 封装尺寸下尽可能采用最大电容值。
C1, C3	4.7µF, 50V, 1206	将C1和C3靠近C2和C4放置，并在所选 SMT 封装尺寸下尽可能采用最大电容值。
L3, L4	0402, 0.5 x I_OUT	选择在图 5 所测振铃频率处具有最高阻抗的铁氧体磁珠。

开关电感 (L1) 测量

图 4 所示为使用 10:1 无源探头测得的 SW 节点波形，探头尖端带宽为 1GHz。SW 引脚上的开关节点电压上升时间和下降时间均约为 1ns。凭借如此快速的开关沿，MPQ4324-AEC1 的效率可高达 97%。

Figure 4: MPQ4324-AEC1 SW Node Measured with a 10:1 Passive Probe

图 4：使用 10:1 无源探头测量 MPQ4324-AEC1 的 SW 节点波形

656MHz 的振铃频率是热环路中的寄生串联电感、热环路 MLCC，以及 MOSFET 的尺寸及封装共同作用的结果。通常，标称电流越高的降压变换器，其振铃频率越低，反之亦然。相比之下，MPQ4371-AEC1 系列提供标称电流 6A 至 11A 的可调版本，其振铃频率约为 270MHz。在 V_EMI滤波器设计中，铁氧体磁珠更适合滤除较高频率的干扰，而功率电感更适合覆盖较低频率范围。

热环路多层陶瓷电容 (MLCC) 测量

100nF 热环路 MLCC (C2)

图 5 显示了 PCB 上的 656MHz 振铃，以及在 100nF 热环路多层陶瓷电容 (C2) 两端测得的300mV振铃峰峰值。PCB 布线必须确保该振铃频率不会通过未屏蔽的 PCB 天线结构向外辐射，例如走线、过孔、铜皮和元器件。EMI 电压 (V_EMI)滤波器可防止矩形 SW 节点波形的频谱及振铃频率辐射到线束中。

Figure 5: Power Rail Probe of the MPQ4324-AEC1’s 100nF Hot-Loop MLCC (C2)

图 5：MPQ4324-AEC1 的 100nF 热环路 MLCC (C2) 电源轨探头测量

4.7µF 热环路 MLCC (C3)

图 6 展示了在 4.7µF 热环路多层陶瓷电容 (C3) 上测得的 656MHz 振铃以及 72mV振铃峰峰值。尽管 C2 和 C3 位于同一 VIN 网络上，但 C3 处的振铃幅度明显更低。在 656MHz 下，C2 与 C3 之间的走线对由 C3 构成的低通滤波器表现为串联感性阻抗，通过产生压降，振铃幅度得以降低。这说明，合理布置的走线可以形成所需的低通滤波效果，将振铃峰峰值从 300mV 降低至 72mV，从而降低整体辐射发射。

Figure 6: Power Rail Probe of the MPQ4324-AEC1’s 4.7µF Hot-Loop MLCC (C3)

图 6：MPQ4324-AEC1 的 4.7µF 热环路 MLCC (C3) 电源轨探头测量

100nF 热环路 MLCC (C15)

图 7 展示了在 100nF 热环路多层陶瓷电容 (C15) 处测得的铁氧体磁珠 (L4) 低通滤波器输出。该滤波器可将 656MHz 振铃衰减至对 EMC 而言可忽略的水平，并滤除 C15 上的高频分量。这样， V_EMI滤波器的走线、过孔和元器件以及线束中都不会再出现 656MHz 及相近频率的辐射发射。

Figure 7: Power Rail Probe of the MPQ4324-AEC1’s 100nF Hot-Loop MLCC (C15)

图 7：MPQ4324-AEC1 的 100nF 热环路 MLCC (C15) 电源轨探头测量

EMI电压滤波器的重要性

V_EMI滤波器是一种两级低通滤波器。其中，MLCC 与铁氧体磁珠共同衰减数百 MHz 范围内的较高频率分量；功率电感 (L2)（见图 2）与 MLCC 则共同衰减较低频率分量。对于降压变换器而言，包含功率电感的滤波级尤为重要，因为功率电感是满足CISPR 25 Class 5 要求的决定因素。

在某些应用中，尤其是振铃频率较低（约低于 300MHz）时，无需配置铁氧体磁珠。但如果V_EMI滤波器中没有串联阻抗，如功率电感和/或铁氧体磁珠，通常都难以充分满足 CISPR 25 Class 5 的要求。具体应用所需的V_EMI滤波器配置建议通常都可在相应产品的数据手册中找到。

铁氧体磁珠布局

铁氧体磁珠在 PCB 上主要有以下三种布局方式：

可将两个铁氧体磁珠（例如图 3 中的 L3 和 L4）直接放置在热环路旁，并将 VIN 电流分流。这样可使每个磁珠中的电流减半，从而允许采用更小的封装，不过两个小型磁珠的成本可能高于一个较大封装的单磁珠方案。这种布局的优势是可直接在热环路处滤除高频分量，防止其继续传播到 PCB 的其他区域。
可将单个铁氧体磁珠放置在V_EMI滤波电感的右侧（如图 2 中的 L2），这样可以阻止振铃频率传播至该电感，避免V_EMI滤波电感成为辐射源，或在振铃频率激励下发生振荡。走线和元器件的寄生电感与寄生电容可能构成 LC 振荡器，并受到振铃频率和f_SW谐波的激励。由此产生的振荡可能进一步增大幅度，并在 VEMI 滤波器的固有谐振频率处形成影响 EMC 的辐射，尤其是在未屏蔽走线充当天线的情况下。在 IC 的 VIN 引脚与V_EMI滤波器之间加入铁氧体磁珠，可以对这种效应进行阻尼。
还可以将单个铁氧体磁珠滤波器放置在功率电感左侧，这样有助于降低 VIN 浪涌电流。更多详情请参阅 MPQ4324-AEC1 数据手册中带V_EMI滤波器的典型应用电路。V_EMI滤波电感两端连接两个 2.2µF MLCC，可能会在 MLCC 中产生较大的浪涌电流。
如果将铁氧体磁珠滤波器布置在电源输入侧，则通常只需要对较小的 MLCC（例如 1nF 至 10nF）进行瞬态充电，同时铁氧体磁珠还能减小两个大型 2.2µF MLCC 上的瞬态电流。这些MLCC与V_EMI滤波电感共同构成了低通滤波器。这种 PCB 布局还可对泄漏到线束中的高频分量进行最后一级滤波。这也是最常用的一种布局方式。

结论

本文介绍了如何利用高频铁氧体磁珠滤除大部分高频干扰，从而优化 EMC 滤波器设计和 PCB 布局。对于热环路设计，建议对称布置多层陶瓷电容、走线和过孔。此外还可考虑：选择在振铃频率处阻抗最高的铁氧体磁珠；在所选 SMT 封装尺寸下尽可能采用大电容值；并始终采用具有串联阻抗的V_EMI滤波器。产品数据手册中通常会提供典型应用电路和经过 EMC 测试的布局。通常建议在项目早期即开展 EMC 测试，以尽量降低后期更改设计增加的成本。

如需了解更多信息，请浏览 MPS 丰富的开关变换器和控制器产品组合，这些器件均符合AEC-Q100 认证。MPS 还提供 PCB 布局、电路设计和元器件选型审核等技术支持，并在全球范围内设有现代化 EMC 实验室，可满足不同应用的测试和设计需求。